人工智慧（AI）算力需求暴增，帶動硬體架構迎來全面性的系統級升級。從高階封裝、光學傳輸、散熱技術到高頻板材，整個 AI 伺服器供應鏈正經歷一場深度的技術轉型。
異質整合與先進封裝帶動產能大擴張
隨著人工智慧晶片尺寸持續放大，單一大型晶片的製造面臨缺陷率增加與成本大幅攀升的考驗。透過將大型系統單晶片拆解為多顆小晶片（Chiplet）的架構，雖然會增加些許後段封裝成本，但能有效改善生產良率，預估可降低約兩成的整體系統成本。
另一方面，運算瓶頸逐漸從單純的晶片算力移轉至記憶體傳輸頻寬。高頻寬記憶體（High Bandwidth Memory, HBM）正朝向更多堆疊層數與顆數的方向演進，業界預估單一封裝架構搭載的 HBM 數量將持續增加，數年內記憶體總頻寬將迎來數十倍的成長。為滿足此需求，台積電的晶圓級系統整合封裝（CoWoS）月產能預計從 2024 年底的數萬片，在 2027 年底擴增至 17.5 萬片以上，封裝尺寸亦將逐步擴大至數倍光罩大小。
光電共封裝與液冷散熱引爆升級商機
在高速傳輸區域，傳統銅線傳輸正面臨功耗與延遲過高的物理瓶頸。將光引擎與運算核心共同封裝的光電共封裝（Co-Packaged Optics, CPO）技術，可大幅縮短傳輸距離並降低逾半數功耗。CPO 的導入同時顯著增加了光電檢測的複雜度，使相關半導體測試設備廠商積極投入研發，預計 2027 年將成為光電同測設備大量出貨的關鍵時間點。
在散熱與板材規格方面，高階 AI 伺服器因功耗驟升，冷卻方案正快速由氣冷轉向液冷。業界預估高階 AI 伺服器的液冷採用率將從 2025 年的不到兩成，升至 2026 年的超過五成。同時，高速訊號傳輸規格升級至 224G 以上，帶動高階銅箔基板（CCL）與印刷電路板（PCB）產品單價翻倍成長。
這代表什麼
這一波 AI 伺服器架構升級，意味著半導體產業的競爭軸心正從單純的「電晶體微縮」轉向「系統級整合」。過去產業關注焦點主要集中於先進製程節點，但現在封裝、散熱、光學傳輸與高頻材料的良率與產能，同樣決定了 AI 晶片的最終效能與成本效益。
對台灣產業而言，這代表供應鏈受惠範圍將從晶圓代工龍頭，進一步擴散至封測廠、測試設備商、散熱模組廠以及高階 PCB 板材業者。許多傳統硬體製造商若能成功躋身 CPO 光電同測、高階液冷系統或超高頻 CCL 供應鏈，將能提升產品附加價值，擺脫過去低毛利的代工競爭環境。
背景補充
為了幫助讀者了解這波 AI 伺服器的技術變革，以下介紹幾個核心關鍵概念：
- 小晶片（Chiplet）：一種晶片設計理念，將原本整合在同一塊大晶片上的不同功能模組拆開，分別採用最適合的製程製造，最後再組裝在一起，以提升良率並降低成本。
- 晶圓級系統整合封裝（CoWoS）：一種先進封裝技術，能把運算晶片與高頻寬記憶體緊密並排組裝在一起，縮短傳輸距離並大幅提升資料傳輸速率。
- 光電共封裝（CPO）：將原本獨立的光傳輸模組與運算晶片一同封裝在同一個載板上，減少電訊號在電路板上的傳播距離，達到降低延遲與節省能源的目的。
- 液冷散熱（Liquid Cooling）：透過冷卻液（如水或特殊導熱液體）循環帶走晶片產生的高溫，散熱效率遠高於傳統利用風扇對流的氣冷方式。
常見問題
為什麼 AI 伺服器需要從氣冷轉向液冷散熱？
因為新一代 AI 晶片功耗顯著提升，傳統氣冷對流已難以滿足高熱密度需求，液冷能提供更高效率的導熱表現並降低資料中心能耗。
什麼是光電共封裝（CPO），它能解決什麼問題？
CPO 將光傳輸模組與運算晶片直接封裝在一起，能大幅縮短訊號傳播距離，解決傳統銅線高速傳輸時過度耗電與訊號延遲的問題。
先進封裝 CoWoS 的產能擴張對台灣供應鏈有何影響？
CoWoS 產能大增不僅拉動晶圓代工需求，也同步帶動下游測試設備、封測廠、高階基板及散熱元件等台灣供應鏈業者的營運成長。